• ISSN 0258-2724
  • CN 51-1277/U
  • EI Compendex
  • Scopus 收录
  • 全国中文核心期刊
  • 中国科技论文统计源期刊
  • 中国科学引文数据库来源期刊

大数快速模幂算法的硬件设计

范明钰 王建华 王光卫

范明钰, 王建华, 王光卫. 大数快速模幂算法的硬件设计[J]. 西南交通大学学报, 2004, 17(3): 306-310.
引用本文: 范明钰, 王建华, 王光卫. 大数快速模幂算法的硬件设计[J]. 西南交通大学学报, 2004, 17(3): 306-310.
FAN Ming-yu, WANG Jian-hua, WANG Guang-wei. Hardware Design of Fast Module Exponential Algorithm[J]. Journal of Southwest Jiaotong University, 2004, 17(3): 306-310.
Citation: FAN Ming-yu, WANG Jian-hua, WANG Guang-wei. Hardware Design of Fast Module Exponential Algorithm[J]. Journal of Southwest Jiaotong University, 2004, 17(3): 306-310.

大数快速模幂算法的硬件设计

Hardware Design of Fast Module Exponential Algorithm

  • 摘要: 将快速模幂算法、快速模乘算法和快速加法组合,提出了一种大数快速RSA算法,并利用该算法给出了 一个RSA公开密钥的加解密硬件实现方案.首先采用m-ary方法,减少模乘运算次数;其次采用Montgomery改 进算法,减少模加运算次数;最后,采用高速加法器并调整加法与乘法的结构使其同时运行,以节约资源.对于 1 024位操作数,在100 MHz时钟频率下,加密速率约为390 kbit/s.

     

  • 加载中
计量
  • 文章访问数:  2059
  • HTML全文浏览量:  72
  • PDF下载量:  395
  • 被引次数: 0
出版历程
  • 刊出日期:  2004-06-25

目录

    /

    返回文章
    返回